module interrupt(
        input   [ 2:0]  i_aif,

        output          o_gpr_we0,
        output  [ 3:0]  o_gpr_wsel0,
        output          o_gpr_wsel0_exc,
        output          o_gpr_wd0_sel_alu,
        output          o_gpr_wd0_sel_addr,
        output          o_gpr_wd0_sel_bl,
        output          o_gpr_wd0_sel_mul,
        output          o_gpr_wd0_sel_ext,
        output          o_gpr_we1,

        output          o_ls,

        output          o_branch_ex1,
        output  [31:2]  o_branch_dest_ex1,
        output          o_branch_wb,

        output          o_mul,

        output          o_write_nzcv,
        output          o_write_aif,
        output  [ 2:0]  o_aif_wd,
        output          o_write_mode,
        output          o_mode_sel_imm,
        output  [ 4:0]  o_mode_imm,

        output          o_ready
);

assign o_gpr_we0 = 1'b1;
assign o_gpr_wsel0 = 4'b1110;
assign o_gpr_wsel0_exc = 1'b1;
assign o_gpr_wd0_sel_alu  = 1'b0;
assign o_gpr_wd0_sel_addr = 1'b0;
assign o_gpr_wd0_sel_bl   = 1'b1;
assign o_gpr_wd0_sel_mul  = 1'b0;
assign o_gpr_wd0_sel_ext  = 1'b0;
assign o_gpr_we1 = 1'b0;

assign o_ls = 1'b0;

assign o_branch_ex1 = 1'b1;
assign o_branch_dest_ex1 = 30'b110;
assign o_branch_wb = 1'b0;

assign o_mul = 1'b0;

assign o_write_nzcv = 1'b0;
assign o_write_aif  = 1'b1;
assign o_aif_wd = i_aif | 3'b010;
assign o_write_mode = 1'b1;
assign o_mode_sel_imm = 1'b1;
assign o_mode_imm = 5'b10010;

assign o_ready = 1'b1;

endmodule
